Tahák

• Rozšíření nedeterministického KA
• Synchronní komunikační mechanizmus
• Přechod na základě detekce události reset

• Globální čas
• Událost kdykoliv asynchronně
• Výpočet daného bloku v nanosekundách

• Kombinace nedeterministických konečných automatů a diskrétních událostí
• Lokálně synchronní a globálně asynchronní
• Neblokující buffery s konečnou velikostí – lze je přeplnit

• Více funkčních jednotek
• Load/store architektura

• Datové závislosti mezi operandy

• Dekompozice popisu chování úlohy
• Konec = výpočet všech podúloh v dané hierarchii

• Čtení sdíleného média
• Zprávy přes abstraktní kanály

• Souběžně probíhající úlohy
• Společné hodinové signály

• Program state machine
• Sdílená paměť a zasílání zpráv
• Přechody po ukončení stavu, nebo vyjímka

• Exponenciální časová složitost

• Neexistuje
• Překlad front-end → standardní

• Průměr hran do kříže¹⁾

• Slack je zbytek do celého clocku (operace, která trvá 1,1 CLK má slack 90 %).
• Pak se jen vynásobí slacky počty operací a sečte se to.

Cílem je nejmenší doba výpočtu.²⁾

• Proč u T2 a T3 právě 11 a 15? Protože 11 + 15 < 20 + 9.
• A proč ne 11 a 9? Protože max(11, 15) < 11 + 9, no a taky proto, že máme jen jeden FPGA.

Doba výpočtu = 4 + max(11, 15)³⁾ + 2 = 4 + 15 + 2 = 21
Cena = MIPS⁴⁾ + DSP + FPGA = 150 + 90 + 210 = 450

Uděláš si dvojice ze všech možných kombinací odhadů a měření (odhad s odhadem, měření s měřením). Pak se koukneš, jestli jsou stejná znaménka nerovnosti u dvojic odhadu a měření, a výsledná fidelity je správně/dvojic.

• E(A) > E(B); M(A) > M(B) ✔
• E(A) > E(C); M(A) > M(C) ✔
• E(A) > E(D); M(A) > M(D) ✔
• E(B) > E(C); M(B) < M(C) ✘
• E(B) > E(D); M(B) > M(D) ✔
• E(C) > E(D); M(C) > M(D) ✔

5/6 = 83 %

Speedup = (sekvenční + paralelizovatelné) / (sekvenční + (paralelizovatelné / stupeň urychlení))

40 % operací se podařilo urychlit dvojnásobně: 1 / (0,6 + (0,4/2)) = 1 / 0,8 = 1,25